RSS VentureBeat
Folgen
Jenseits von Neumann: Auf dem Weg zu einer einheitlichen deterministischen Architektur
Das traditionelle Von-Neumann- oder Harvard-Modell ist seit über einem halben Jahrhundert die Grundlage für fast jeden modernen Chip, einschließlich CPUs, GPUs und spezialisierte Beschleuniger. Ein neuer Ansatz namens Deterministische Ausführung stellt diesen Status quo jedoch in Frage, indem er jede Operation mit Präzision auf Zyklusebene plant und so einen vorhersehbaren Ausführungszeitplan erstellt. Dieser Ansatz ermöglicht es einem einzigen Prozessor, Skalar-, Vektor- und Matrix-Computing zu vereinheitlichen und sowohl allgemeine als auch KI-intensive Workloads zu bewältigen, ohne auf separate Beschleuniger angewiesen zu sein. Die deterministische Ausführung eliminiert Spekulationen vollständig, da jeder Befehl ein festes Zeitfenster und eine feste Ressourcenzuweisung hat, um sicherzustellen, dass er genau im richtigen Zyklus ausgegeben wird. Der Mechanismus dahinter ist eine Zeit-Ressourcen-Matrix, ein Planungs-Framework, das Rechen-, Speicher- und Steuerungsressourcen über die Zeit hinweg orchestriert. Dieser Ansatz adressiert die Herausforderungen von KI-Workloads in Unternehmen, die bestehende Architekturen an ihre Grenzen bringen, indem er eine einheitliche Architektur und vorhersehbare Leistung bietet. Die deterministische Ausführung reduziert auch den Stromverbrauch und den physischen Fußabdruck durch die Vereinfachung der Steuerungslogik, was sich in einer kleineren Chip-Fläche und einem geringeren Energieverbrauch niederschlägt. Zu den wichtigsten Innovationen der Architektur gehören die Zeit-Ressourcen-Matrix, Phantomregister, Vektordatenpuffer und Befehlswiedergabepuffer, die eine Rechen-Engine ermöglichen, die die Flexibilität einer CPU mit dem anhaltenden Durchsatz eines Beschleunigers kombiniert. Die deterministische Ausführung hat weitreichende Auswirkungen auf andere Bereiche, einschließlich sicherheitskritischer Systeme, Echtzeitanalysesysteme und Edge-Computing-Plattformen, wo sie deterministische Timing-Garantien bieten, die Verifizierung vereinfachen und die Energieeffizienz verbessern kann. Die Umstellung auf deterministische Ausführung stellt eine Rückkehr zur Einfachheit der Architektur dar, bei der ein Chip mehrere Rollen ohne Kompromisse erfüllen kann und das Potenzial hat, die Hardwarekomplexität zu reduzieren, die Energiekosten zu senken und die Softwarebereitstellung zu vereinfachen.
