DRAM 내부 구조 이해: 채널, 뱅크, 그리고 DRAM 접근 패턴이 성능에 미치는 영향

소프트웨어 성능은 원시 CPU 속도보다 효율적인 메모리 접근에 달려 있습니다. DRAM 아키텍처는 접근 속도에 큰 영향을 미치며, 순차적 접근이 임의 접근보다 빠르다는 것을 알 수 있습니다. 메모리 성능을 결정하는 두 가지 주요 요소는 각 fetch당 접근 시간과 접근 횟수입니다. 이 분석은 DRAM 접근 지연 시간과 내부 작동에 초점을 맞춥니다. DRAM은 채널, 랭크, 뱅크, 행, 열 및 행 버퍼로 구성되며, 각 요소는 데이터 검색에 중요한 역할을 합니다. 접근 시간은 행 버퍼 히트, 미스 또는 충돌에 따라 달라지며, 이는 지연 시간의 차이를 초래합니다. 공유 데이터 버스는 병목 현상을 유발하며, 특히 버스티 임의 접근 시, 경합 지연이 증폭됩니다. 뱅크 접근 직렬화는 행 전환 지연으로 인해 더욱 느린 임의 접근을 야기합니다. 순차적 접근은 캐싱과 프리페칭의 이점을 활용하여 DRAM 접근과 지연 시간을 최소화합니다. 반대로, 임의 접근은 예측할 수 없는 접근 패턴과 하드웨어 최적화를 효과적으로 활용할 수 없기 때문에 지연 시간이 증가합니다. 궁극적으로, 임의 접근은 느릴 수 있지만, 효율적인 데이터 구조는 전체 성능에 미치는 영향을 완화할 수 있습니다.